Cadence推出了新的Tensilica浮点数字信号处理器系列 为

对于移动、汽车、消费电子和超大规模计算市场产品，低功耗DSP IP可以优化功耗、性能和面积，并将面积减少高达40%。

中国上海，2021年6月18日，—— Cadence Electronics(美国Cadence公司，纳斯达克代码：CDNS)今天发布了Cadence Ten硅浮点DSP系列。该系列为浮点计算设计提供了可扩展和可配置的解决方案。新的数字信号处理器IP内核针对功耗、性能和面积(PPA)进行了优化，适用于小型、超低功耗甚至超高性能应用，包括移动、汽车、超大规模计算和消费市场中电池供电设备的节能解决方案，以及人工智能/机器学习(AI/ML)、电机控制、传感器融合、对象跟踪和增强现实/虚拟现实(AR/VR)

新系列包括四大核心产品：张力卡浮点KP1 DSP、张力卡浮点KP6 DSP、张力卡浮点KQ7 DSP和张力卡浮点KQ8 DSP。现在已经得到早期客户的认可，新系列产品在功耗、性能和面积(PPA)上给客户带来显著优势。

“浮点数据在技术计算中非常常见，它支持处理大型或不可预测数据集的雷达应用。我们已经在多代Cadence IP核心上与Cadence成功合作，我们很高兴看到他们满足了这一关键市场需求，并扩展了成熟的Tensilica产品线。”瓦亚尔成像公司副总裁兼汽车部门负责人伊恩波德卡米恩(Ian Podkamien)表示：“针对各种应用进行优化的浮点DSP可以支持瓦亚尔的片上系统传感器，并提高汽车、养老、智能家居、零售、HLS、机器人和医疗保健等工业应用的能效和性能。”

张力卡浮点DSP与现有张力卡DSP的可选矢量浮点单元(VFPU)共享通用指令集架构(ISA)，提高了软件的可移植性和可重用性，可以轻松减轻浮点工作量。Tensilicaxtensa LX和NX平台可以从128位SIMD扩展到1024位SIMD。新浮点数字信号处理器在FMA运算中的性能比附加VFPU的Tensilica定点数字信号处理器提高了25%，有助于提高运算吞吐量。同时，使用Tensilica指令扩展(TIE)语言可以进一步增强和区分性能。此外，浮点数字信号处理器与带VFPU的同类定点数字信号处理器相比，可减少高达40%的面积。

附在新的数字信号处理器上的高性能软件工具提供了有效的自动矢量化，这有助于优化标量代码，并且可以在最少或没有手动操作的情况下利用矢量浮点单元。支持优化后的Eigen、NatureDSP、SLAM和数学软件库，有利于更轻松地开发高性能软件。十硅浮点DSP提供了一个软件开发环境，可以在新的十硅浮点DSP和同系列浮点DSP之间无缝迁移现有的浮点通用软件。

如今，浮点数据已广泛应用于各种计算密集型应用的现代计算中，市场对浮点处理的需求也在不断增长Cadence公司Tensilica产品市场高级总监Larry Przywara说：“为了开发有竞争力的差异化产品，迫切需要高效、低成本、高性能的浮点计算专用DSP。可扩展的张力卡浮点数字信号处理器系列适用于各种应用，可以为这些浮点计算提供最佳的PPA。与此同时，DSP系列再次展示了Cadence如何将其自身的计算软件优势应用于硬件，以帮助客户应对设计挑战。”

Tensilica FloatingPoint DSP支持Cadence的智能系统设计策略，可以帮助客户实现出色的片上系统设计。张力卡浮点KP1 DSP、张力卡浮点KP6 DSP、张力卡浮点KQ7 DSP和张力卡浮点KQ8 DSP现已全面上市。