Microchip发布了智能高级合成(HLS)工具包 帮助客户使用P

新的工具包增强了PolarFire FPGA在边缘计算系统中硬件加速的使用。

由于边缘计算应用需要兼顾性能和低功耗，因此推动开发人员使用现场可编程门阵列(FPGA)作为节能加速器，这也可以提供灵活性，加快上市时间。然而，大多数边缘计算、计算机视觉和工业控制算法最初是由开发人员使用C语言开发的，但他们对底层FPGA硬件知之甚少或一无所知。为了支持这个重要的开发团队，Microchip Technology Inc .(美国微芯片技术公司)推出了名为SmartHLS的HLS设计工作流程，成为其PolarFire FPGA系列产品的新成员。SmartHLS可以直接将C算法转换为FPGA优化的寄存器传输级(RTL)代码，从而大大提高生产率和设计便利性。

Microchip FPGA业务部门副总裁Bruce Weyer表示：“SmartHLS增强了Microchip的Libero SoC设计工具包的功能，让屡获殊荣的中带宽PolarFire和PolarFire SoC平台的巨大优势可以被不同群体的算法开发人员使用，而无需成为FPGA硬件专家。结合Microchip的VectorBlox神经网络软件开发套件，新套件将大大提高设计人员的工作效率，可以使用C/C算法和基于FPGA的硬件加速器，为嵌入式视觉、机器学习、电机控制和工业自动化开发前沿解决方案。”

SmartHLS设计工具包基于开源Eclipse集成开发环境，使用C语言软件代码生成HDL IP组件，可以集成到Microchip的Libero SmartDesign项目中。这使得工程师能够在比传统的现场可编程门阵列RTL工具更高的抽象层次上描述硬件行为。与其他HLS产品相比，它通过多线程应用编程接口(API)并发执行硬件指令，简化了复杂硬件并行性的表达，在减少开发时间的同时进一步提高了生产率。

SmartHLS工具所需的代码行数是等效RTL设计的十分之一，生成的代码更容易阅读、理解、测试、调试和验证。该工具还简化了硬件微架构设计的选择，使开发人员能够将现有的C软件用于PolarFire FPGA和FPGA SoC。

　　关于PolarFire FPGA系列产品

PolarFire FPGA和FPGA SoC可以在中等带宽密度下提供业界最低的功耗，解决边缘计算系统的设计问题。Microchip最近发布了一系列新的低密度产品，其静态功耗是其他产品的一半，它们提供了业内最小的加热面积，使开发人员能够在不放弃带宽的情况下降低系统成本并满足热管理的要求。新工具支持这些新的FPGA产品以及SmartFusion 2 FPGA和Igloo2 FPGA。

　　供货

开发人员现在可以使用SmartHLS v2021.2工具开始设计。用户可以通过微芯片网站获得该工具。它是最近发布的Libero SoC V2021.2设计套件的一部分，也可以作为独立软件使用。