嵌入式系统常用的IIC和SPI如何选择？

如今，在低端数字通信应用领域，IIC和串行外设接口随处可见。原因是这两种通信协议非常适合短距离低速片间通信。飞利浦(针对IIC)和摩托罗拉(针对SPI)根据不同的背景和市场需求开发了这两种标准的通信协议。

为了节省微控制器引脚和额外的逻辑芯片，使印刷电路板更简单、成本更低，荷兰的飞利浦实验室开发了“内部集成电路”(Inter-Integrated Circuit)，IIC或I2C，这是一种只使用两根导线连接所有外围芯片的总线协议。最初的标准将总线速度定义为100kbps。经过几次修改，1995年主要是400kbps，1998年是3.4Mbps。

有迹象表明，SPI总线最早是在1979年推出的，摩托罗拉在他们的第一个微控制器芯片上集成了SPI总线，该芯片是由68000微处理器改造而来的。SPI总线是微控制器的四线外部总线(相对于内部总线)。与IIC不同的是，SPI没有明文标准，而是事实标准，只是以一种一般抽象的方式描述通信操作的实现。芯片制造商和驱动程序开发人员通过数据手册和应用笔记交流实施细节。

SPI总线介绍

对于有经验的数字电子工程师来说，用SPI互连两个数字设备是相当直观的。SPI是一种具有四条信号线的协议(如图1所示):

SCLK:串行时钟(从主机输出)；

MOSI；SIMO:主输出，从输入；

MISOSOMI:主输入，从输出；

从机选择(低电平有效)。

图1

SPI是单主通信协议，意味着总线中只有一个中心设备可以发起通信。当SPI主设备想对从设备进行读/写操作时，首先下拉从设备对应的SS线(SS低电平有效)，然后开始向时钟线发送工作脉冲。在相应的脉冲时间，主控设备向MOSI发送信号实现“写”，同时可以采样MISO实现“读”，如图2所示：

图2

SPI有四种工作模式：模式0、模式1、模式2和模式3。它们之间的区别在于，它定义了时钟的哪个边沿触发输出信号，哪个边沿采样输入信号和时钟脉冲的稳定电平值(即时钟信号无效时是高还是低)。每种模式都由一对参数表征，称为时钟极性(CPOL)和时钟相位(CPHA)。

主从设备必须使用相同的工作参数——SCLKCPOL和CPHA才能正常工作。如果有多个从设备，并且它们使用不同的工作参数，主设备必须在读取和写入不同的从设备之间重新配置这些参数。

SPI没有规定最大传输速率，没有地址方案；SPI也没有规定通信响应机制和流量控制规则。事实上，SPI主设备甚至不知道指定的从设备是否存在。这些通信控制除了SPI协议外都要自己实现。比如要把一个“命令-响应控制”解码芯片和SPI连接起来，就必须在SPI的基础上实现更高级的通信协议。

SPI不关心物理接口的电气特性，比如信号的标准电压。起初，大多数SPI应用程序使用间歇时钟脉冲，并以字节为单位传输数据，但现在许多变体已经实现了连续时间脉冲和任意长度的数据帧。

IIC总线介绍

与SPI的单主设备不同，IIC是一个多主总线。IIC没有物理芯片选择信号线，没有仲裁逻辑电路，只使用两条信号线——串行数据(SDA)和串行时钟(SCL)。

IIC协议规定：

每个IIC设备都有一个唯一的七位设备地址。

数据帧大小为8位字节。

数据(帧)中的一些数据位用于控制通信的开始、停止、方向(读写)和响应机制。

IIC数据传输速率包括标准模式(100kbps)、快速模式(400kbps)和高速模式(3.4Mbps)，而其他变体实现低速模式(10kbps)和快速模式(1Mbps)。

实际上，IIC总线由两条信号线和一条接地线组成。两条信号线都是双向传输的，参见图3。IIC协议标准

准规定发起通信的设备称为主设备，主设备发起一次通信后，其它设备均为从设备。

图3

IIC通信过程大概如下。首先，主设备发一个START信号，这个信号就像对所有其它设备喊：请大家注意！然后其它设备开始监听总线以准备接收数据。接着，主设备发送一个7位设备地址加一位的读写操作的数据帧。当所设备接收数据后，比对地址自己是否目标设备。如果比对不符，设备进入等待状态，等待STOP信号的来临；如果比对相符，设备会发送一个应答信号——ACKNOWLEDGE作回应。

当主设备收到应答后便开始传送或接收数据。数据帧大小为8位，尾随一位的应答信号。主设备发送数据，从设备应答；相反主设备接数据，主设备应答。当数据传送完毕，主设备发送一个STOP信号，向其它设备宣告释放总线，其它设备回到初始状态。

基于IIC总线的物理结构，总线上的START和STOP信号必定是唯一的。另外，IIC总线标准规定：SDA线的数据转换必须在SCL线的低电平期，在SCL线的高电平期，SDA线的上数据是稳定的。

图4

在物理实现上，SCL线和SDA线都是漏极开路（open-drain），通过上拉电阻外加一个电压源。当把线路接地时，线路为逻辑0，当释放线路，线路空闲时，线路为逻辑1。基于这些特性，IIC设备对总线的操作仅有“把线路接地”——输出逻辑0。

IIC总线设计只使用了两条线，但相当优雅地实现任意数目设备间无缝通信，堪称完美。我们设想一下，如果有两支设备同时向SCL线和SDA线发送信息会出现什么情况。

基于IIC总线的设计，线路上不可能出现电平冲突现象。如果一支设备发送逻辑0，其它发送逻辑1，那么线路看到的只有逻辑0。也就是说，如果出现电平冲突，发送逻辑0的始终是“赢家”。

总线的物理结构亦允许主设备在往总线写数据的同时读取数据。这样，任何设备都可以检测冲突的发生。当两支主设备竞争总线的时候，“赢家”并不知道竞争的发生，只有“输家”发现了冲突——当它写一个逻辑1，却读到0时——而退出竞争。

十位设备地址

任何IIC设备都有一个7位地址，理论上，现实中只能有127种不同的IIC设备。实际上，已有IIC的设备种类远远多于这个限制，在一条总线上出现相同的地址的IIC设备的概率相当高。为了突破这个限制，很多设备使用了双重地址——7位地址加引脚地址（external configuration pins）。IIC标准也预知了这种限制，提出10位的地址方案。

10位的地址方案对IIC协议的影响有两点：

第一，地址帧为两个字节长，原来的是一个字节。

第二，第一个字节前五位最高有效位用作10位地址标识，约定是“11110”。

除了10位地址标识，标准还预留了一些地址码用作其它用途，如下表：

时钟拉伸

在IIC通信中，主设备决定了时钟速度。因为时钟脉冲信号是由主设备显式发出的。但是，当从设备没办法跟上主设备的速度时，从设备需要一种机制来请求主设备慢一点，这种机制称为时钟拉伸。而基于IIC结构的特殊性，这种机制得到实现。当从设备需要降低传输的速度的时候，它可以按下时钟线，逼迫主设备进入等待状态，直到从设备释放时钟线，通信才继续。

高速模式

原理上讲，使用上拉电阻来设置逻辑1，会限制总线的最大传输速度。而速度是限制总线应用的因素之一。这也说明为什么要引入高速模式（3.4Mbps）。在发起一次高速模式传输前，主设备必须先在低速的模式下（例如快速模式）发出特定的“High Speed Master”信号。为缩短信号的周期和提高总线速度，高速模式必须使用额外的I/O缓冲区。另外，总线仲裁在高速模式下可屏蔽掉。更多的信息请参与总线标准文档。

IIC与SPI对比

我们来对比一下IIC和SPI的一些关键点。

1 总线拓扑结构信号路由硬件资源耗费

IIC只需两根信号线，而标准SPI至少四根信号，如果有多个从设备，信号需要更多。一些SPI变种虽然只使用三根线——SCLK、SS和双向的MISO/MOSI，但SS线还是要和从设备一对一根。另外，如果SPI要实现多主设备结构，总线系统需额外的逻辑和线路。用IIC构建系统总线唯一的问题是有限的7位地址空间，但这个问题新标准已经解决——使用10位地址。从第一点上看，IIC是明显的大赢家。

2 数据吞吐传输速度

如果应用中必须使用高速数据传输，那么SPI是必然的选择。因为SPI是全双工，IIC的不是。SPI没有定义速度限制，一般的实现通常能达到甚至超过10Mbps。IIC最高的速度也就快速+模式（1Mbps）和高速模式（3.4Mbps），后面的模式还需要额外的I/O缓冲区，还并不是总是容易实现的。

3 优雅性

IIC常被称更优雅于SPI。公正的说，笔者更倾向于认为两者同等优雅和健壮。IIC的优雅在于它的特色——用很轻盈的架构实现了多主设备仲裁和设备路由。但是对使用的工程师来讲，理解总线结构更费劲，而且总线的性能不高。

SPI的优点在于它的结构相当的直观简单，容易实现，并且有很好扩展性。SPI的简单性不足称其优雅，因为要用SPI搭建一个有用的通信平台，还需要在SPI之上构建特定的通信协议软件。也就是说要想获得SPI特有而IIC没有的特性——高速性能，工程师们需要付出更多的劳动。另外，这种自定的工作是完全自由的，这也说明为什么SPI没有官方标准。IIC和SPI都对低速设备通信提供了很好的支持，不过，SPI适合数据流应用，而IIC更适合“字节设备”的多主设备应用。

结 语

在数字通信协议簇中，IIC和SPI常称为“小”协议，相对Ethernet、USB、SATA、PCI-Express等传输速度达数百上千兆字节每秒的总线。但是，我们不能忘记的是各种总线的用途是什么。“大”协议是用于系统外的整个系统之间通信的，“小”协议是用于系统内各芯片间的通信，没有迹象表明“大”协议有必要取代“小”协议。IIC和SPI的存在和流行体现了“够用就好”的哲学。回应文首，IIC和SPI如此流行，它是任何一位嵌入式工程师必备的工具。