Cadence推出创新产品颠覆未来芯片的设计工具

不久前，Cadence正式推出了创新产品Cerebrus，这是一款基于机器学习的革命性智能芯片设计工具，可以扩展数字芯片设计流程，实现自动化。

每个人都熟悉使用传统EDA工具的设计过程。运行工具，根据分析结果进行修正或改进，修改一些参数，然后循环迭代。

有经验的设计师比新手更有效率，一方面是因为他们年纪大了，接触过更多的设计类型；另一个原因是，他们可能对同一家公司以前版本的芯片负有责任，或者接触过其他类似的芯片。相反，新的设计师，或者刚加入公司的新人，需要更长的时间去熟悉手边的芯片、库和IP。

近年来，EDA工具开始尝试自动化这一过程。以设计过程中最典型的工具读取SystemVerilog为例，即使SystemVerilog连续两次相同，或者相似度达到95%，库和IP几乎完全不变，工具仍然需要从头读取。

在云计算和大数据时代，依靠人工设计师，尤其是经验丰富的设计师，并不划算。毕竟我们有丰富的计算能力可以使用，虽然成本不小。另一方面，随着5G、自动驾驶、ADAS、超大规模计算、工业IoT等领域的兴起，半导体行业发展迅猛，这既是机遇，也是挑战。

这一轮半导体行业的产业复兴远比以往更为强劲。工程师加班加点，承受着以更快的速度推出新一代芯片的压力，这就需要更先进的工艺节点。

大脑智能芯片设计工具的到来，将彻底解放芯片数字化设计者。

大脑利用丰富的计算能力资源，采用类似于用合成技术代替手工绘制原理图的方法，打破了芯片设计必须依赖人力的限制。机器学习技术是革命性的，它将彻底解决EDA工具需要每年迭代才能赶上日益增长的设计复杂度的问题。

大脑采用独特的增强机器学习技术，可将生产率提高10倍，将PPA(功耗、性能和面积)提高20%。它也适合部署在本地数据中心和云提供商(如AWS)的云资源中。

大脑驱动生产力曲线进一步向左移动，减少了设计和优化PPA目标所需的工程数量。

大脑非常适合最高级的流程节点。它可以替代传统人力，高效处理高电阻互连、红外压降、超复杂设计规则等关键工艺。这使得现代复杂的设计流程图望而却步。

此外，大脑还将强化学习和知识图表工具引入到包括Genus综合、Innovus物理设计和Tempus静态时序签核在内的整个数字化过程中。

01

第一个应用案例是之前严重依赖繁琐人工开发的5nm工艺手机CPU。大脑可以在10天内实现设计收敛，产品性能提升14%，频率提升420MHz。泄漏功耗降低了7%至26mW。动静态总功耗为62mW，比之前提升了3%。利用率也提高了5%。毫不夸张地说，将大脑人视为超人设计师。

02

在第二种情况下，利用混合布线工具，使用大脑来自动化布局设计。这款机箱是12nm的产品，设计团队希望达到2GHz的频率。大脑优化了布局设计和设计实现过程，频率提高了200MHz，时序违规路径数减少了83%，泄漏功耗降低了17%。

如果想在机器学习之前了解混合布线工具，可以点击文末阅读原文查看更多。

大脑不仅可以优化过程和调整参数，还具有许多其他功能。在前一种情况下，大脑会比较各种布局，使用混合布线工具调整所有模块的位置和参数，并相应调整设计过程。该功能将产品的时钟频率提高了200MHz，时序违规路径数减少了83%，泄漏功率降低了17%。

客户反馈

在《大脑》正式发行之前，Cadence已经与Renesas和三星Foundry合作过。

瑞萨共享研发EDA部主任Satoshi Sibatani表示，Cerebrus将设计性能提升了至少10%。

这次成功后，我们将在所有设计项目中使用大脑。

三星铸造厂在设计技术的协同优化(DTCO)中使用了大脑来评估工艺参数对PPA的影响。

三星铸造厂设计技术副总裁金圣勇说：

在一些最关键的设计节点上，我们实现了8%的功耗降低。与之前几个月的手工过程相比，大脑可以在几天内完成。此外，我们还在自动布局的配电网规划中使用了大脑，并将最终设计时序优化了50%。

其实50%的时机优化只是小菜一碟。在DTCO的过程中，我们想把鸡蛋放在多个篮子里，而不是把所有的鸡蛋放在一个篮子里。大脑可以直观地解读嵌入式电力线等参数，不需要在每一项上投入大量的人力物力。

负责编辑：法律援助会